參考書目:
閻石《數(shù)字電子技術(shù)基礎(chǔ)》第六版,高等教育出版社,2016
一、試卷結(jié)構(gòu):
1、簡答題3 小題,每題10 分,共30 分
2、分析題4 小題,每題15 分,共60 分
3、設(shè)計題2 小題,每題20 分,共40 分
4、綜合分析題1 題,共20 分
二、考試范圍:
1、數(shù)制與碼制
(1)、考核知識點(diǎn)
數(shù)制的表示方法;常用數(shù)制的轉(zhuǎn)換;二進(jìn)制代碼;二進(jìn)制的算術(shù)運(yùn)算。
(2)、考核要求
1)理解解二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制的表示方法;
2)掌握各進(jìn)制數(shù)制之間的轉(zhuǎn)換方法;
3)了解二進(jìn)制算術(shù)運(yùn)算的特點(diǎn);
4)理解原碼、反碼和補(bǔ)碼;
5)理解并掌握BCD 碼、余3 碼、格雷碼的表示和特點(diǎn)。
(3)、考核重點(diǎn)
1)數(shù)制之間的轉(zhuǎn)換,例如:十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)、等進(jìn)制數(shù);
2)8421BCD 碼和余3 碼,能將十進(jìn)制數(shù)用8421BCD 碼或余3碼表示。
2、邏輯代數(shù)基礎(chǔ)
(1)、考核知識點(diǎn)
三種基本邏輯運(yùn)算;邏輯代數(shù)的基本公式和常用公式;邏輯代數(shù)的基本定理;邏輯代數(shù)及其描述方法;邏輯函數(shù)的化簡。
(2)、考核要求
1)掌握三種基本的邏輯運(yùn)算;
2)掌握基本的邏輯代數(shù)的基本定律和規(guī)則;
3)掌握邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換;
4)熟練掌握邏輯函數(shù)的化簡。
(3)、考核重點(diǎn)
1)邏輯函數(shù)的卡諾圖化簡法,能根據(jù)邏輯函數(shù)填寫卡諾圖,并化簡為最簡與或式、最簡或與式、最簡與非-與非式、最簡或非-或非式、最簡與或非式。
2)邏輯函數(shù)的最小項(xiàng)、最大項(xiàng)的表示方法。
3、門電路
(1)、考核知識點(diǎn)
半導(dǎo)體二極管門電路;TTL 門電路;CMOS 門電路
(2)、考核要求
1)了解邏輯電路的一般特性;
2)了解MOS 管和BJT 管的開關(guān)特性;
3)了解CMOS 和TTL 門電路的組成和工作原理;
4)掌握典型CMOS 和TTL 門電路的邏輯功能、特性、主要參數(shù)和使用方法。
(3)、考核重點(diǎn)
1)典型CMOS 和TTL 門電路的輸入輸出特性,CMOS 和TTL 門電路多余輸入端處理措施,TTL 電路與CMOS 電路接口電平匹配問題。
2)OC 門上拉電阻選擇問題。
4、組合邏輯電路
(1)、考核知識點(diǎn)
組合邏輯電路的分析方法和步驟;組合邏輯電路的設(shè)計方法和步驟。
(2)、考核要求
1)掌握組合邏輯電路的特點(diǎn)、分析方法和設(shè)計方法;
2)掌握編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器等典型組合邏輯電路的邏輯功能及使用方法。
由于篇幅有限,無法為同學(xué)全面展示,想要了解更多,請點(diǎn)擊下面附件進(jìn)行下載。
您填的信息已提交,老師會在24小時之內(nèi)與您聯(lián)系
如果還有其他疑問請撥打以下電話