同濟大學(xué)2024年碩士研究生入學(xué)考試《電子學(xué)基礎(chǔ)》考試大綱
一、考試要求：
要求考生全面、系統(tǒng)和準(zhǔn)確地掌握基本電子電路、數(shù)字邏輯電路的基礎(chǔ)理論、分析與設(shè)計方法;重點考察考生對組合邏輯電路和時序邏輯電路的分析和設(shè)計能力、以及綜合運用所學(xué)電子學(xué)基礎(chǔ)知識解決工程問題的能力，并有一定的數(shù)字電路系統(tǒng)設(shè)計、仿真分析、實驗驗證的能力。
二、考試范圍：
1、 數(shù)制與碼制、邏輯代數(shù)基礎(chǔ)
常用的數(shù)制、不同數(shù)制之間的轉(zhuǎn)換，二進制算術(shù)運算，幾種常用的編碼;邏輯代數(shù)基本運算、基本公式和基本定律，邏輯函數(shù)及其表示方法，邏輯函數(shù)卡諾圖化簡方法， 具有無關(guān)項的邏輯函數(shù)化簡。
2、 基礎(chǔ)電子電路
線性電阻電路分析方法與電路定理，NMOS、PMOS、CMOS電路， TTL電路與CMOS電路接口。
3、 組合邏輯電路、時序邏輯電路及半導(dǎo)體存儲電路分析與設(shè)計
組合邏輯電路的分析與設(shè)計方法，常用邏輯電路及其競爭與冒險現(xiàn)象，觸發(fā)器邏輯功能及其描述方法，時序邏輯電路分析方法與設(shè)計方法，寄存器、計數(shù)器分析與設(shè)計。只讀存儲器(ROM)和隨機存儲器(RAM)構(gòu)成和工作原理，存儲器容量擴展設(shè)計方法及其工程應(yīng)用。
4、 可編程邏輯器件
可編程陣列邏輯(PAL)、通用邏輯陣列(GAL)基本電路結(jié)構(gòu)，復(fù)雜的可編程器件
(CPLD)總體結(jié)構(gòu)，現(xiàn)場可編程門陣列(FPGA)基本結(jié)構(gòu);能夠應(yīng)用硬件描述語言開展基礎(chǔ)數(shù)字系統(tǒng)設(shè)計(如組合邏輯、時序邏輯、有限狀態(tài)機等)。
5、數(shù)-模和模-數(shù)轉(zhuǎn)換電路分析與應(yīng)用
掌握典型的數(shù)-模轉(zhuǎn)換器(DAC)與模-數(shù)轉(zhuǎn)換器(ADC)電路結(jié)構(gòu)、工作原理及其性能分析。
三、考試題型：
主要包括：簡答題、判斷題、分析題、設(shè)計題。
您填的信息已提交,老師會在24小時之內(nèi)與您聯(lián)系
如果還有其他疑問請撥打以下電話
復(fù)旦大學(xué)
上海財經(jīng)大學(xué)
上海交通大學(xué)
華東師范大學(xué)
上海大學(xué)
微信小程序
微信公眾號
在職研APP
